Nama         : Ika Rustika	JK FLIP-FLOP	Nama Pembina  : Ibu Neti Amalia ,S.Pd dan Ibu Dra. Hj.Sri Prihatiningsih
Kelas          : X TKJ A		No Exp                  :
No Absen  : 10		Nama Pelajaran : Digital
Tanggal     : Selasa , 24 Mei 2011		Nilai dan Paraf  :

I.           Pendahuluan

JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock. Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop.

         JK- Flip-Flop adalah rangkaian yang hampir sama dengan rangkaian SR, kan tetapi terdapat pengecualian, kalau ada 2 buah input yang tinggi pada saat yang berlawanan maka output JK- Flip Flop akan melakukan toogle (membalikkan kedudukan outputnya). Jadi tidak akanada hasil yang tidak terdefinisi.

II.        Tujuan

-          Siswa dapat menjelaskan mengenai rangkaian JK-FF.

-          Siswa dapat memahami rangkaian JK-FF.

-          Siswa dapat mempraktekkan rangkaian .

III.      Alat dan Bahan

-          Satu unit PC

-          Software “Circuit maker”

IV. Gambar kerja     

V. Langkah kerja

1.       Buka aplikasi circuit maker dengan cara : klik Start -> all Programs -> Circuit maker

2.       Klik digital by function -> flip-flops-> 7476 1/2

3.       Tempatkan IC JK

4.       Klik switches -> digital -> logic switch

5.       Tempatkan switch sebagai alat inputnya.

6.       Klik digital animated -> display -> logic display

7.       Tempatlan lampu sebagai outputnya,

8.       Sambungkan gerbang tersebut dengan lampu dan switch menjadi sebuah circuit dengan meng-klik tand (+) pada menu toolbar

9.       Lakukan simulasi dengan car klik simulation-> digital mode ->klik tanda start

10.   Lakukan percoban sesuai table kebenaran

11.   Lihat dan amati hasinya !

V.        Hasil kerja

  

               

   

Table kebenaran

INPUT			OUTPUT
J	K	CLOCK	Q	Q’
0	0	0	0	1
0	0	1	0	1
0	1	0	0	1
0	1	1	0	1
1	0	0	1	0
1	0	1	1	0
1	1	0	0	1
1	1	1	1	0

                                                                Timing diagram

VI.      Kesimpulan

        Rangkaian ini sama seperti SR flip flop. Akan tetapi terdapat perbedaan yaitu pada rangkaian ini tidak ada yang tidak terdefinisi. Karena, outputnya itu akan melakukan toogle (membalikkan hasil output).

***

©2011